电源纹波与去耦：为什么每颗芯片脚边都要贴一颗小电容
拿示波器怼一下你板子上标着 3.3V 的那条电源，你多半会愣一下：它压根不是一条笔直的线，而是带着毛刺、上下抖的波浪线。那层抖动就是纹波。原理图上画的是干净直流，实物上从来没有真正的直流。搞懂它从哪来、怎么摁住，是电源能不能带得动芯片的关键——而摁它的主力，就是几乎每颗芯片脚边都贴的那颗不起眼的小电容。
纹波：直流上叠着的那层抖动
纹波（Ripple）就是叠在直流电压上的那部分周期性波动。理想电源输出一条水平直线，实际输出是这条直线上下小幅抖，抖动幅度（峰峰值 Vpp）就是纹波大小，几十毫伏是常态，差的能到几百毫伏。
它有两个来源：
- 开关纹波：现在的降压升压基本都是 DC-DC 开关电源，靠功率管以几百 kHz 飞快开关、配合电感储能来变压（原理见 电感）。每开关一次就往输出灌一小包能量，电压跟着"泵"一下——这个和开关频率同步的抖动就是开关纹波，有规律。
- 负载突变引起的电压跌落：芯片干活不是匀速的。MCU 从睡眠跳到全速、WiFi 射频发包、电机启动，瞬间电流需求陡增。电源反应不过来（这一路还有走线电阻和电感挡着），电压就往下"塌"一下，这叫电压跌落（droop），非周期、跟着负载走。
前者是电源自己"泵"出来的，后者是芯片"抢"电抢出来的。两种都污染供电，而去耦电容对这两种都管用。
去耦电容：在芯片脚边囤一个小水塘
先说清楚为什么远处的大电源顶不上。电源到芯片引脚这一路走线，别看是铜，它有电阻、更有电感——任何一段导线都是个小电感，天生抗拒电流突变（这正是 电感 的脾气）。芯片突然要一大口电流，这段走线电感就像一根细吸管，供不及，芯片脚上的电压当场就塌。
去耦电容（Decoupling Capacitor，也叫旁路电容 Bypass）干的就是这件事：在芯片供电脚的最近处，并一颗电容囤一小塘电，芯片要瞬态大电流时，就近先从这颗电容里抽，不用等远处的电源沿着长走线赶过来。 急用过去了，电源再慢悠悠把电容重新充满，把"远水解不了近渴"变成"脚边有口井"。
从频率角度看是另一副面孔：电容"通高频、阻低频"（对偶讲解见 电容）。供电里的高频开关纹波和噪声毛刺，被电容直接旁路（bypass）到地里短掉，有用的直流被挡着走去芯片。所以同一颗电容，时域看是"就近供瞬态电流"，频域看是"把高频噪声短路到地"——是一回事的两种说法。
大电容配小电容：一大一小各管一段
正经板子的芯片脚边常常不是一颗电容，而是一大一小两颗并着放，比如 10μF 配 0.1μF。为什么不用一颗大的省事？
因为没有一颗电容能通吃所有频率。真实电容内部串着寄生电感（ESL）和寄生电阻（ESR），容量越大、体积越大，寄生电感也越大——大电容装电多但反应"迟钝"，跟不上很高频的变化；小电容装电少但寄生小、反应快，能摁住高频毛刺。于是分工就出来了：
| 电容 | 典型值 | 管的频段 | 角色 |
|---|---|---|---|
| 大电容 | 10μF~100μF | 低频、大能量 | 管负载突变的大口电流、低频储能"蓄水池" |
| 小电容 | 0.1μF（100nF） | 高频毛刺 | 摁开关高频噪声、贴芯片脚就近旁路 |
一大一小并联，覆盖的有效频段就宽了。其中那颗 0.1μF 小电容的位置最讲究——必须贴在芯片供电脚正下方或紧挨着，走线越短越好，因为它管最高频的部分，多一点走线电感就前功尽弃。大电容可稍远放在电源入口附近。
稳定性：LDO 的输出电容和那段走线电感
去耦之外，还有两个和"稳"直接相关的点。
其一，LDO 的输出电容不是随便配的。线性稳压器 LDO（详见 供电与稳压）内部是个反馈环路，稳定性依赖输出电容的容值和 ESR 落在 datasheet 规定的范围里。老式 LDO 甚至要求 ESR 不能太低，你图省事换颗超低 ESR 的陶瓷电容，反而可能让环路震荡、输出发抖——一定照 datasheet 选。
其二，走线电感是隐形的纹波放大器。电源走线又细又长、绕一大圈，这段电感就大，负载一突变电压跌得就狠，去耦电容再好也被拖累。所以电源走线要短要粗、地用大面积敷铜——布线和去耦是一套组合拳。
常见坑：这几个前人栽过
去耦看着简单，栽的人不少，基本都栽在"看不见的物理"上：
| 坑 | 现象 | 怎么避 |
|---|---|---|
| 去耦电容离芯片太远 | 中间走线一长，电感把它的作用抵消，等于白放 | 0.1μF 紧贴芯片供电脚，走线越短越好，优先芯片正下方 |
| 只放大电容、漏了小电容 | 低频稳但高频噪声压不住，敏感电路（ADC/射频）受扰 | 大小电容配对放，0.1μF 是标配不能省 |
| 多个电源脚只放一颗 | 芯片有几个 VDD 脚，只在一个脚放电容，其余脚照样抖 | 每个电源脚都配自己的去耦电容，别指望共用 |
| LDO 输出电容乱换 | 换低 ESR 电容后输出震荡、纹波反而变大 | 照 LDO datasheet 选容值和 ESR 范围 |
其中第一个最普遍也最隐蔽。原理图上电容画得挨着芯片，PCB 布局时随手甩到几厘米外，那段走线电感就把它废了——万用表量着电压正常，一到瞬态就出幺蛾子，特别难查。去耦电容的价值七成在布局，三成在选型，位置错了选得再对也没用。这层和 噪声与滤波 讲的抗干扰连着：供电干净是抗干扰的地基。
一句话口诀
供电从来不是纯直流，上面叠着开关纹波和负载跌落。去耦电容就近囤电、把瞬态电流管够、把高频噪声旁路到地。记牢配方：大电容管低频储能、0.1μF 小电容管高频且必须贴芯片脚，每脚都要配；LDO 输出电容照 datasheet 选。位置比选型更要命——电容离芯片远了，等于没放。
下一步
去耦压住的是供电这层的脏，信号链路上的噪声怎么滤，接着看 噪声与滤波。摁纹波的两个主角，电容脾气见 电容、和它组 LC 滤波的电感见 电感。整条供电从输入到稳压的全景在 供电与稳压。回 元器件原理总览 补齐其余基础。