三块 I²C 模块各带 4.7kΩ，上拉总值怎样核对

最后更新 2026-10-23

⏱ 约 6 分钟 🟡 涉接线/强电

同电源、同信号线上的三只4.7kΩ上拉等效约1.567kΩ。应以这个总阻值检查灌电流和上升时间，而不是只看任一模块原装电阻。

本文以公开公式与合成输入分析工程决策，由器赋开物编辑整理，AI 辅助撰写，未用真实硬件完成下述测试。数值用于复算，现场验收应另填测量记录。

这次要解决什么问题？

每增加一块模块不仅可能增加上拉，还会增加引脚与连线电容。两种变化方向相反：阻值变小加快上升，但电容变大使上升变慢，不能仅凭模块数量判断最终边沿。

打开I²C 上拉电阻范围计算器，可先用工具默认值熟悉字段，再按下表改为本文场景。

这里的数值是明确设定的数学样例，不代表任何具体板卡、仪器或客户项目的实测数据。参数若来自你的设备，应同时记录料号、工作模式与取得方式。

Rmin = (VCC − VOLmax) / IOL；Rmax = tr / (0.8473 × Cbus)

计算项目	模型输出	单位
电流限制给出的最小电阻	966.66666667	Ω
上升时间给出的最大电阻	1967.0325347	Ω

下载本场景输入、公式与结果 JSON。附件保留未四舍五入的模型数值，并以空的实测栏区分预测与测量；上表只为便于阅读作显示舍入。

断电逐板查看原理图或电阻位置，分别记录SDA和SCL上拉。只将连接到同一供电域的电阻并联，得到总值后输入当前总线电容和时序要求检查。若移除部分上拉，核对焊接和剩余模块状态后再测波形。

带电用万用表电阻档测总线可能读到芯片保护路径，不能当作精确并联值。三块模块并不保证每块都装4.7kΩ，转接板和主控板也可能另有一组上拉。

保存每根线的上拉清单、等效总值与最远节点波形。去掉模块后错误率改变时，同时检查电阻和电容两项，不把改善简单归因于某一模块“质量不好”。

上升时间和灌电流限制由实际总线模式与所有器件共同决定，不为所有ESP32或STM32板卡提供统一推荐阻值。存在电平转换器或主动上拉时，应使用其专用模型。

公式与参数定义参考TI SLVA689：I2C 上拉电阻计算；本页的场景设计和合成算例用于帮助复查，不能由模型输出反推硬件已经合格。若当前设备或SDK版本与来源不同，应先核对对应手册。

📄 来源 / 自校链接

本文为公开资料整理，非亲测。关键参数与代码请结合实物与下列官方来源验证。

内容有错、看不懂、或想看下一期？告诉我们 →

本文为公开资料的学习整理，非亲测。涉接线/花钱/合规的步骤请结合实物与官方最新资料验证，风险自负。见免责声明。