SPI 配置 20MHz，为什么实际时钟不是 20MHz
控制器常通过离散分频生成SCLK，请求频率不一定正好可实现。预算应使用驱动报告或测得的实际时钟，并检查器件在该频率下的时序。
本文以公开公式与合成输入分析工程决策，由器赋开物编辑整理，AI 辅助撰写，未用真实硬件完成下述测试。数值用于复算，现场验收应另填测量记录。
这次要解决什么问题？
示例把请求20MHz与实际16MHz作为两种假设比较，不指代某一芯片的固定分频行为。不同控制器、时钟源与低功耗策略都可能改变可用频点。
先把输入和单位列清楚
打开SPI 事务时间与吞吐预算工具，可先用工具默认值熟悉字段，再按下表改为本文场景。
| 输入项目 | 教学输入 | 单位 |
|---|---|---|
| SPI 时钟 | 16 | MHz |
| 载荷长度 | 512 | byte |
| 命令阶段 | 8 | bit |
| 地址阶段 | 24 | bit |
| dummy时钟数 | 0 | cycle |
| 每事务额外间隙 | 0 | μs |
这里的数值是明确设定的数学样例，不代表任何具体板卡、仪器或客户项目的实测数据。参数若来自你的设备，应同时记录料号、工作模式与取得方式。
按公式复算，可以得到什么？
t线 = (命令位 + 地址位 + dummy周期 + 8 × 载荷字节) / fSCLK
| 计算项目 | 模型输出 | 单位 |
|---|---|---|
| 单事务占线时间 | 258 | μs |
| 含间隙的事务周期 | 258 | μs |
| 单向有效载荷速度 | 1984496.124 | byte/s |
下载本场景输入、公式与结果 JSON。附件保留未四舍五入的模型数值，并以空的实测栏区分预测与测量；上表只为便于阅读作显示舍入。
怎样一步步核对？
查控制器时钟源和分频规则，查看驱动是否提供实际频率查询。用示波器或分析仪确认稳定阶段的SCLK，再把这个值代入工具。若时钟会动态变化，应分别预算相关状态并检查设备允许的最高频率。
哪些误读会让结论失效？
只统计整个事务总时间再反推时钟，会把CS间隙和软件等待算成低频。测量也要保证采样率足够，避免分析仪显示混叠波形后得出错误的实际频率。
达到什么条件才算核验完成？
请求值、驱动实际值和波形测量值分开记录，并说明是否启用动态时钟。时间预算采用实际频率，实测偏差仍需定位，不能直接把它归因于工具公式错误。
模型覆盖到哪里？
不用于Dual、Quad、Octal或DDR模式，不包含设备busy等待、DMA建链、内存复制和多设备争用的自动模型。间隙值需要由真实事务测量补充。
公式与参数定义参考乐鑫 SPI Master：事务与性能；本页的场景设计和合成算例用于帮助复查，不能由模型输出反推硬件已经合格。若当前设备或SDK版本与来源不同，应先核对对应手册。
继续解决相关问题
本文为公开资料整理，非亲测。关键参数与代码请结合实物与下列官方来源验证。
- 乐鑫 SPI Master：事务与性能 ↗
docs.espressif.com/projects/esp-idf/en/stable/esp32/api-reference/peripherals/spi_master.html